Disseny de Sistemes Electrònics
Codi: 102723Crèdits: 6
| Titulació | Tipus | Curs |
|---|---|---|
| Enginyeria Electrònica de Telecomunicació | OB | 3 |
Professor/a de contacte
- Nom :
- Raimon Casanova Mohr
- Correu electrònic :
- raimon.casanova@uab.cat
Idiomes dels grups
Podeu consultar aquesta informació al final del document.
Prerequisits
Es recomana tenir aprovades les assignatures de primer curs de programació i haver cursat sistemes digitals i llenguatges de descripció del hardware de segon curs.
Objectius
L'objectiu principal de l'assignatura és la introducción al disseny de sistemes electrònics mixtes:
- Aprendre el disseny i ús dels sistemes electrònics sobre sistema embegut.
- Construcció de sistemes electrònics amb FPGA/ASIC.
- Profunditzar en la descripció del hardware a partir de llenguatges d'alt nivell.
Resultats d'aprenentatge
- Construir, explotar i gestionar sistemes de captació, transport, representació, processament, emmagatzematge, gestió i presentació d'informació multimèdia, des del punt de vista dels sistemes electrònics.
- Reconèixer solucions maquinari/programari en la implantació de sistemes electrònics i de telecomunicació.
- Construir interfases maquinari/programari basades en plataformes complexes.
- Explotar les tecnologies de la informació i la comunicació atenent a la responsabilitat ètica i professional del enginyer
- Desenvolupar la capacitat d'anàlisi i de síntesi.
- Desenvolupar el pensament científic.
- Gestionar el temps i els recursos disponibles. Treballar de forma organitzada.
- Treballar cooperativament.
- Assumir i respectar el rol dels diversos membres de l'equip, així com els diferents nivells de dependència de l'equip.
- Identificar, gestionar i resoldre conflictes.
- Adaptar-se a entorns multidisciplinaris i internacionals.
- Mantenir una actitud proactiva i dinàmica respecte al desenvolupament de la pròpia carrera professional, el creixement personal i la formació continuada. Tenir esperit de superació.
- Desenvolupar la curiositat i la creativitat.
Continguts
- Introducció: motivació dels llenguatges de descripció de hardware i síntesi de sistemes digitals.
- System Verilog:
- Conceptes bàsics.
- Circuits combinacionals.
- Circuits seqüencials.
- Creació de tests i verificació.
- Recursos de càlcul i altres elements: FIFOs, memòries cache, multiplicadors i divisors, aritmètica en punt fix i coma flotant.
- Síntesi de sistemes digitals. Implementació física (ASIC i FPGA).
- Disseny digital avançat:
- Sistemes multi-rellotge i creuaments de domini de rellotge.
- Resets.
- Tècniques de baix consum.
- Processadors i Systems on Chip (SoC).
Activitats formatives i Metodologia
| Títol | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|
| Estudi | 80 | 3,2 | |
| Seminaris | 12 | 0,48 | 1, 2, 3, 5 |
| Classes teòriques | 26 | 1,04 | 1, 2, 3, 4, 5 |
| Pràctiques | 12 | 0,48 | 7, 12 |
Classes de teoria:
Exposicions a pissarra de la part teòrica del temari de l’assignatura. Es donen els coneixements bàsics de la assignatura i indicacions de com completar i aprofundir en els continguts.
Seminaris de problemes:
Es treballen els coneixements científics i tècnics exposats en les classes magistrals. Es resolen problemes i es discuteixen casos pràctics. Amb els problemes es promou la capacitat d'anàlisi i síntesi, el raonament crític, i s'entrena en la resolució de problemes.
La metodologia seguida en problemes és la següent: es lliuren exercicis complerts que s'han de resoldre. En classe es fa una revisió dels dubtes que han sorgit.
Pràctiques:
Les pràctiques es realitzen durant el curs i serveixen per aprofundir en els coneixements pràctics de la matèria.
Les pràctiques, sempre que ho permeti la capacitat del laboratori, es realitzaran en grups de 2.
En les pràctiques es desenvoluparan els hàbits de pensament propis de la matèria i de treball en grup.
Sobre l'ús d'eines IA.
L'ús d'enes IA ajuda a l'aprenentage. Però no està admesa en cap de les activitats teòrico-pràctiques que tenen activitat d'avaluació al final.
Eina virtual
El Campus Virtual s'utilitza com a eina de comunicació per a l'assignatura.
Avaluació
Activitats d'avaluació continuada
| Títol | Pes | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|---|
| Teoria | 60 | 8 | 0,32 | 1, 2, 3, 4, 5, 6, 7 |
| Pràctiques | 40 | 12 | 0,48 | 8, 9, 10, 11, 12, 13 |
Aquesta assignatura/mòdul no preveu el sistema d’avaluació única
L'avaluació de l'assignatura es descompon en els següents ítems:
Avaluació continuada:
1. Proves d'avaluació continuada. Les proves d'avaluació continauda tenen un pes entre el 55% i el 60% en la nota final de l'assignatura. Les proves, entre elles, tenen el mateix pes. Cal tenr una nota mínima de 3.5 per a poder fer promig en proves parcials. Qui no obtingui aquesta nota la podrà recuperar en l'examen final.
2. Activitats de laboratori. El pes en el total de l'assignatura és entre el 35% i el 40%. És indispensable aprovar les pràctiques per aprovar l'assignatura. No hi ha mecanisme establert de recuperació de pràctiques. L'assistència a les pràctiques és obligatòria.
3. La realització d'exercicis i altres activitats a classe (si es fan, és avaluació opcional) poden suposar un 10% de la nota final.
Prova final
Hi ha una prova d'avaluació final per recuperar la/les part/s de les proves d'avaluació continuada suspesa/es.
Procediment de revisió de les qualificacions
Per a cada activitat d’avaluació, s’indicarà un lloc, data i hora de revisió en la que l'alumnat podrà revisar l’activitat amb el professorat. En aquest context, es podran fer reclamacions sobre la nota de l’activitat, que seran avaluades pel professorat responsable de l’assignatura.
Si l'estudiant no es presenta a aquesta revisió, no es revisarà posteriorment aquesta activitat.
Consideracions
La nota de MH es posa sempre que la nota sigui superior o igual al 90% del total de la nota màxima de l'assignatura i s'obtingui excellència en cadascuna de les activitats d'avaluació realitzades.
El no avaluat indicaque no s'ha realitzat cap activitat d'avaluació.
Quan no s'arriba a una de les notes mínimes expecificades per a cada activitat d'avalució s'obté un suspens. El nota del suspens surt d'aplicar mínim{4.5, nota mitja de l'assignatura d'acord amb la ponderació d'activitats}.
Irregularitats comeses
Sense perjudici d'altres mesures disciplinàries que s'estimin oportunes, i d'acord amb la normativa acadèmica vigent, les irregularitats comeses per un/a estudiant que puguin conduir a una variació de la qualificació es qualificaran amb un zero (0). Per exemple, plagiar, copiar, deixar copiar, l'ús no autoritzat de la IA (p. ex, Copilot, ChatGPT o equivalents) etc. en qualsevol de les activitats d’avaluació implicarà suspendre-la amb un zero(0). Les activitats d'avaluació qualificadesd'aquesta forma i per aquest procediment no seran recuperables. Si ésnecessari superar qualsevol d'aquestes activitats d'avaluació peraprovar l'assignatura, aquesta assignatura quedarà suspesa directament, sense oportunitat de recuperar-la en el mateix curs.
Estudiants repetidors
Per rebre un tractament diferenciant l'estudiant repeptidor/a ha d'enviar un correu electrònic al responsable de l'assignatura a l'inici del curs. S'estudiarà cada cas en particular.
Tota modificació que s'hagi de produir en aquesta previsió d'avaluació deguda a circumstàncies no previstes, serà comunicada de forma addient utilitzant el medi de comunicació establert a començament de curs.
Bibliografia
Bibliografia principal:
S. Sutherland
RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design
CreateSpace Independent Publishing Platform
2017
V. Taraate
SystemVerilog for Hardware Description. RTL Design and Verification.
Springer
2020
M. Arora
The Art of Hardware Architecture. Design Methods and Techniques for Digital Circuits
Springer
2012
V. S. Chakravarthi
A Practical Approach to VLSI System on Chip (SoC) Design
Springer
2022
D. Harris
RISC-V System-on-Chip Design
Morgan Kaufmann
2026
Bibliografia complementària:
M. Dalrymple
Microprocessor Design Using Verilog HDL
Circuit Cellar, Incorporated
2017
P. P. Chu
Embedded SoPC Design with NIOS II Processor and Verilog Examples
Wiley
2012
Programari
Per a les pràctiques s'utilitza l'entorn de desenvolupament de Cadence i Altera.
Per a la modelització i simulació amb SystemVerilog s'empra Modelsim (Siemens)
Grups i idiomes de l'assignatura
La informació proporcionada és provisional fins al 30 de novembre. A partir d'aquesta data, podreu consultar l'idioma de cada grup a través d'aquest enllaç. Per accedir a la informació, caldrà introduir el CODI de l'assignatura
| Tipus de docència | Grup | Idioma | Semestre | Torn |
|---|---|---|---|---|
| (TE) Teoria | 320 | Català | primer quadrimestre | matí-mixt |
| (PAUL) Pràctiques d'aula | 321 | Català | primer quadrimestre | matí-mixt |
| (PLAB) Pràctiques de laboratori | 321 | Català/Castellà | primer quadrimestre | matí-mixt |
| (PAUL) Pràctiques d'aula | 322 | Català | primer quadrimestre | matí-mixt |
| (PLAB) Pràctiques de laboratori | 322 | Català/Castellà | primer quadrimestre | matí-mixt |
| (PLAB) Pràctiques de laboratori | 323 | Català/Castellà | primer quadrimestre | matí-mixt |
| (PLAB) Pràctiques de laboratori | 324 | Català/Castellà | primer quadrimestre | matí-mixt |